DDR3 Interface IP是紫光同创FPGA产品中用于实现对DDR3 SDRAM读写而设计的接口IP，通过公司 Pango Design Suite开发套件中IP Compiler工具例化生成IP模块。
DDR3 Interface是按照JESD79-3E标准设计的IP。支持如下功能：
Ø 支持DDR3的最高数据速率达到1066Mbps
Ø 支持MC与PHY的频率比是1:4；
Ø 支持的数据位宽是16/32/48；
Ø Burst Length 8和单rank；
Ø 支持可配低功耗模式，self-refresh和power down；
Ø 用户配置接口采用APB接口；
Ø 仅支持X8和X16配置的DDR3颗粒；
Ø PHY可以单独使用；
