频率合成器参考设计

控制系统由单片机，FPGA组成。单片机完成对FPGA的配置，FPGA完成6路波形的产生和所有DAC的控制。6路波形都为50Hz的正弦波，相位可以调整。

在整个系统方案中，控制系统由单片机，FPGA组成。单片机完成对FPGA的配置，FPGA完成6路波形的产生和所有DAC的控制。6路波形都为50Hz的正弦波，相位可以调整。

本方案采用DDS方式产生正弦波，6路正弦波的频率一样，所以共用同一个相位累加器，分别加上不同的相位偏移就可以产生同频不同相的正弦波。根据公式 FO = K*FC /2N (FO为输出频率，K为频率控制字，FC为参考频率，即系统时钟20MHz，N为相位累加器长度)，相位控制字的长度为32bit，能够得到步进频率为0.004656Hz(20MHz/232 ),满足系统频率的要求(50Hz+/-50/00)。波表中存放512word个数据，能够得到相位步进2*180ｏ/512，满足系统相位1ｏ的要求。

为了得到50Hz的频率，K值取10737。相位累加器位宽为32bit，而波表长度为512个采样点，所以截取相位累加器的高9bit作为地址到波表中取数据。EMB是真正的双端口RAM，所以一个EMB可以作为两路波形的波表。在整个设计中，使用3个EMB即可以满足要求。用波表中取出的数据完成并串转化后即可以送到DAC完成转换。同时FPGA还要控制DAC输出的幅度，这个可以根据DAC的参考电压来调节。参考电压可以用DAC来控制，FPGA输入到DAC不同的数据产生不同的幅度的模拟信号作为参考电压。